O circuito abaixo é uma impressão da tela do Quartus II. Se o sinal CLK é de 800 MHz, que frequências teriam os sinais Q0, Q1, Q2 e Q3, respectivamente?

Como temos as entradas J e K dos flip-flops no valor um lógico (Vcc), e o clock dos segundo, terceiro e quarto filip-flops são Q0, Q1 e Q2 respectivamente, esse circuito funciona como um contador assíncrono que conta de 0 a 15 e também como um divisor de frequência. Assim, Q0 tem a metade da frequência de CLK, Q1 a metade de Q0, Q2 a metade de Q1 e Q3 a metade de Q2.